SALPHOENIX®1A 系列 FPGA
ECC 用户手册

上海安路信息科技股份有限公司

UG_903（v1.3）2023 年 03 月

目 录

目 录 I

1 回读校验和纠错模块概览 1

2 回读校验 2

3 ECC 3

3.1 简介 3

3.2 ECC 模块接口介绍 3

3.3 ECC 校验流程 3

3.4 ECC 模块说明 4

3.5 ECC ONCE 模块说明 7

3.6 PH1A ECC 模块指标 10

版本信息 11

免责声明 11

1 回读校验和纠错模块概览

SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 器件支持用户通过 JTAG 或者 SP 接口回读和校验配置存储器内容。如果需要回读配置存储器中的内容，用户需要先发送一串命令到器件来初始化回读状态。回读状态初始化完成后，器件就会连续的将配置存储器内容输出到 JTAG 或者 SP 接口上。

除了用户主动发起的回读校验，PH1A 系列 FPGA 器件还支持在背景模式下连续的回读配置并校验的功能。这个功能主要用于简化单粒子翻转（SEU）的检测。该回读功能通常配合 ECC 和 ECC ONCE IP 实现 SEU 检测和错误纠正。

回读校验功能点：

- 支持 JTAG 接口回读
- 支持 SP(Slave Parallel)接口回读
- 支持回读功能的使能和禁止

ECC 功能点：

- 硬件内置的 ECC 和 CRC 错误检测
- 基于 ECC 的单 bit 错误检测和纠正，双 bit 检错
- 基于 ECC 的分布在多帧的每一帧单 bit 错误检测和纠正
- 基于 CRC 的多 bit 错误检测

2 回读校验

在使用回读功能之前有两点需要注意，一是要打开允许用户回读选项，二是位流没有使用加密选项。

使用 JTAG 或者 SP 接口回读配置存储器内容时，分别都对应着一位 JTAG persist 和 SP persist（需要额外打开 pcm reconfig），需要在 TD 软件中打开对应的位。

3 ECC

3.1 简介

基于 ECC 的单 bit 错误纠正和双 bit 错误检测功能，可以提高系统在抵抗单粒子翻转等软错误时的可靠性。随着技术的发展，降低供电电压和提高接口速度都导致系统的噪声容忍度降低，从而增加了系统引入软错误的概率。对于 FPGA 器件内部的和外部的存储器，需要使用 ECC 技术来降低 SEU 引入的错误概率。

安路科技 PH1A 系列 FPGA 器件，使用 ECC 单元来检测每一帧配置数据中单 bit 和双 bit 错误。在不断的回读过程中,ECC 单元使用每一帧中的所有数据计算出一个值，如果没有错误发生，则计算出的值为全 0。如果有单 bit 错误发生，则计算值的低 12 指示出该错误 bit 的地址。如果在每一帧数据中有多于 2bits 的错误，则 ECC 无法正常检测出。

除了使用 ECC 单元来检测每一帧内配置数据，还使用 CRC 单元对整个配置数据进行校验，包括 1bit 错误、2bit 错误和多 bit 错误发生时，都可以由 CRC 检测发现。

3.2 ECC 模块接口介绍

3.3 ECC 校验流程

当码流下载结束后，FPGA 进入到用户模式。此时用户可以启动 ECC 功能来检测配置存储单元内的数据是否发生 bit 翻转。

ECC 单元工作流程如下图所示：

1) 码流配置结束后，等待用户启用 ECC 功能；一旦用户启动 ECC，进入到步骤 2；

2) ECC 逻辑将 ASR（配置存储单元地址）复位（地址 0），进入到步骤 3；

3) 读取一帧配置数据，送入到 ECC 单元做 ECC 校验，如果 ECC 校验完成，进入到步骤 4；

4) 判断是否有 Error 产生，如果产生单 bit 或者双 bit 错误，进入到步骤 7；否则进入到步骤 5；

5) 判断是否是最后一帧配置数据；如果是最后一帧配置数据，进入步骤 6；否则将 ASR 增加 1 然后返回到步骤 3 继续读取配置数据；

6) 判断 Global CRC 校验值与配置寄存器中的 GCRC 值是否一致，如果相同则返回步骤 2 继续新的一轮 ECC 校验；如果值不一致则认为发生了 gcrc_error，进入到步骤 11；

7) 判断错误类型是单 bit 错误还是双 bit 错误，如果是双 bit 错误，进入到步骤 11；如果是单 bit 错误，进入步骤 8；

8） 检测到单 bit 错误，如果 sec_option 配置为 HOLD 模式，进入到步骤 11；如果 sec_option 配置为 CORRECT_AND_CONTINUE/CORRECT_AND_HOLD，进入到步骤 9；

9） 重新将产生错误的配置帧回读，然后将纠错后的数据写回到配置存储单元，然后进入步骤 10；

10）如果 sec_option 是 CORRECT_AND_CONTINUE，回到步骤 2，如果是 CORRECT_AND_HOLD，进入步骤 11；

11）进入 Hold 状态，等待用户重启 ECC 或者重配置 FPGA。



图 3-3-1 ECC 模块工作流程

3.4 ECC 模块说明

PH1A 系列 FPGA 为用户提供了一个 ECC Macro 单元，对于 PH1A 器件，用户可以通过调用 PH1_LOGIC_ECC_V2 原语控制 ECC 逻辑的发起和停止，并能够获取 ECC 逻辑产生的错误和地址等信息。



图 3-4-1　ECC Macro 端口示意图

PH1_LOGIC_ECC_V2 端口描述见下表：

表 3-4-1　PH1_LOGIC_ECC_V2 端口说明

端口名	方向	功能描述
ecc_enable_n_i	input	ECC 使能输入，低电平有效同步于时钟 ecc_clk_o。 要运行 ECC 功能，拉低 ecc_enable_n_i 并保持，直到 ecc_stop_o 变为低电平，此时 ECC 功能开始运行。 ECC 的运行时间取决于 ecc_enable_n_i 的低电平持续时间，如果希望 ECC 只对 Configuration Memory 进行单次校验（即从地址 0 开始直到最后一个配置帧地址），建议使用 ECC ONCE IP 来完成操作。
ecc_endaddrdebug_n_i	input	保留端口，必须给 1。
ecc_endaddr_i[22:0]	input	保留端口。
ecc_clk_o	output	ecc macro 主时钟，该时钟由 FPGA 内部晶振通过分频得到，频率值可以通过 TD 软件进行配置,PH1A 配置频点为“2MHz（默认值）”，“3MHz”，“5MHz”，“11MHz”。
ecc_stop_o	output	ecc macro 停止指示，同步于 ecc_clk_o，默认为高电平（即 ecc macro 处于停止状态）。 用户可通过拉高 ecc_enable_n_i，或者发起重配置等操作来主动停止 ecc macro 运行。ecc macro 从接收停止操作到安全停止需要一段等待时间，用户可以通过 ecc_stop_o 的电平状态来判断 ecc macro 是否正确的停止了。 当用户主动停止 ECC 运行后，只有等待 ecc_stop_o 变成高电平，才可以重新发起 ECC。
ecc_done_o	output	ECC 校验完成标志，同步于 ecc_clk_o。

端口名	方向	功能描述
		当 ECC 校验到最后 1 个配置帧地址（debug addr 也适用），并进入到 global crc check 阶段时，ecc_done_o 将变成高电平。如果 ecc_done_o 拉高后，ecc_enable_n_i 为持续低电平，那么 ecc_done_o 至少持续 2 个 ecc_clk_o 时钟周期。
ecc_info_o[37:0]	output	ecc macro 输出信息，同步于 ecc_clk_o。 ecc_info_o 在读取完一个配置帧后，其信息更新并将保持直到下一个配置帧被读取完成。 ecc_info_o[37:15]：ecc 配置帧地址 ecc_info_o[14:8]：syndrome[12:5]（范围 0~80）对应每一配帧中的 81 个 DWORD。 ecc_info_o[7:3]：syndrome[4:0]（范围 0~31）对应每个 DWORD 的 32 个 bit。 ecc_info_o[2]：sbit_error ecc_info_o[1]：dbit_error ecc_info_o[0]：gcrc_error 用户可以通过监控 ecc_stop_o、sbit_error、dbit_error 和 gcrc_error 这 4 个信号，来决定何时采样保持 ecc_info_o 信息。

PH1_LOGIC_ECC 支持多种配置模式，支持配置项如下表所示：

表 3-4-2　PH1_LOGIC_ECC_V2 可选配置项

选项名	功能描述
ECC_PROTECT	ECC_PROTECT = "DISABLE"（默认值） ECC 运行在普通模式，检测到单 bit 错误时不再做二次校验 ECC_PROTECT = "ENABLE" ECC 运行在保护模式，检测到单 bit 错误时将再做二次校验
SEC_OPTION	SEC_OPTION = "CORRECT_AND_CONTINUE"（默认值） CORRECT_AND_CONTINUE 模式：当检测到 sbit_error 时，ECC 将修复错误 bit，修复后的配置帧将被重新写入到 Configuration Memory，然后开始下一个配置的校验。 SEC_OPTION ="HOLD" HOLD 模式：当检测到 sbit_error 时，ECC 将停止校验，直到 ECC 校验发起 SEC_OPTION = "CORRECT_AND_HOLD" CORRECT_AND_HOLD 模式：检测到 sbit_error 时，ECC 将修复错误 bit，修复后的配置帧将被重新写入到 Configuration Memory，然后 ECC 将停止运行直到 ECC 重启被发起。
ECCERR_REPORT_EN	ECCERR_REPORT_EN= "DISABLE"（默认值）

选项名	功能描述
	ECC 错误是否显示在 INITN 管脚上。当 ECCERR_REPORT_EN= "ENABLE"时，当 ECC 错误时，INITN 信号会拉低
ECC_FREQ	ECC 频率配置 PH1A 可配置频率："2MHz"(默认值)，"3MHz"，"5MHz"，"11MHz"。

3.5 ECC ONCE 模块说明

ECC_ONCE_IP 对 ECC Macro 做了封装，用户可以简单的控制端口实现 ECC Macro 的单次遍历模式和连续运行模式。ECC_ONCE_IP 包含 ECC Macro 单元的全部参数设置端口，保证了灵活性和方便性。



图 3-5-1 ECC ONCE IP 端口

表 3-5-1 ECC ONCE IP 端口说明

端口名称	方向	描述
ecc_loop_mode_i	In	ECC 运行模式选择： 当 ecc_loop_mode_i=0 时，ECC 运行在连续工作模式，其运行时间取决于 ecc_start_i 的高电平长度； 当 ecc_loop_mode_i=1 时，ECC 运行在单次遍历模式，ecc_start_i 的上升沿将使能一次 Configuration Memory 全遍历，全遍历完成后 ECC 自动停止，等待下一个 ecc_start_i 上升沿。
ecc_start_i	In	ECC 运行使能： 当 ecc_loop_mode_i=0 时，拉高 ecc_start_i 将开启 ECC 连续运行模式，ecc_start_i 需要保持至少 1000 个时钟周期的高电平，ECC 模块才能正确的开始读取 Configuration Memory 配置数据；当 ecc_start_i 拉低后，ECC 功能在延迟若干个周期后（最大 111 个周期），将进入停止状态 当 ecc_loop_mode_i=1 时，ecc_start_i 的上升沿（ecc_start_i 需保持最少 1 个时钟周期的高电平）将启动一次 ECC 对 Configuration Memory 的全遍历检测；当 ECC 检测完 Configuration Memory 最后一个地址后，将自动停止，并等待下一个 ecc_start_i 上升沿的到来。需要注意的是，在

端口名称	方向	描述
		ecc_done_o 未输出高脉冲之前，重复 Toggle ecc_start_i 不会打断 ECC 全遍历； 在这两种模式下，如果 ECC 检测到错误 bit 并且进行入到 HOLD 状态（取决于 SEC_OPTION 的配置，当 SEC_OPTION 为 HOLD 或者 CORRECT_AND_HOLD 时，一旦 ecc_info_p[2] - sbit_err 拉高，可认定 ECC 进入 HOLD 状态），用户可以按照如下流程重启 ECC。 • 拉低 ecc_start_i • 等待 ecc_stop_o 拉高 • 再次拉高 ecc_start_i 重启 ECC
ecc_endaddr_debug_i	In	ECC Debug 地址使能： 当为高电平时，ECC 检测到达 ecc_endaddr_i 指定的地址后，将重新回到 Configuration Memory 起始地址； 当为低电平时，ECC 将检测完 Configuration Memory 最后一个地址，然后回到起始地址； ecc_stop_o 为低电平时，ecc_endaddr_debug_i 不得改变其电平值。
ecc_endaddr_i[22:0]	In	ECC Debug 地址输入： 当 ecc_endaddr_debug_i=1 时，该输入地址作为 ECC 检测的最后一个 Configuration Memory 的地址。
ecc_clk_o	Out	ECC 同步时钟： ECC_ONCE_IP 的所有输入和输出端口（除开 ecc_clk_o），需要同步于 ecc_clk_o。
ecc_stop_o	Out	ECC 停止 ecc_stop_o 默认为高电平，即 ECC 功能默认是关闭的用户在拉低 ecc_start_i 后，需等待 ecc_stop_o 拉高后，才能再次拉高 ecc_start_i 来重启 ECC 功能。
ecc_done_o	Out	ECC 单次遍历完成 当 ECC 检测完 Configuration Memory 最后一个地址时（当 ECC Debug 开启时，等于 ecc_endaddr_i 的值），ecc_done_o 将拉高 2 个时钟周期。
ecc_info_o[37:0]	Out	ECC 输出信息 ECC 在检测完一个 Configuration 配置帧后，将更新 ecc_info_o 并保持到下一个配置帧被读取完成为止； ecc_info_o[37:15]：Configuration Memory 配置帧地址； ecc_info_o[14:8]：配置帧数据 DWORD（32-bit）地址（范围 0~80）； ecc_info_o[7:3]：配置帧数据 DWORD 内的 Bit 地址（范围 0~31）； ecc_info_o[2]：sbit_error； ecc_info_o[1]：dbit_error；

端口名称	方向	描述
		ecc_info_o[0]：gcrc_error； 用户可以通过监控 ecc_stop_o、sbit_error、dbit_error 和 gcrc_error 这 4 个信号，来决定何时采样保持 ecc_info_o 信息。

表 3-5-2 ECC ONCE IP 参数说明

选项名	功能描述
ECC_PROTECT	ECC_PROTECT = "DISABLE"（默认值） ECC 运行在普通模式，检测到单 bit 错误时不再做二次校验 ECC_PROTECT = "ENABLE" ECC 运行在保护模式，检测到单 bit 错误时将再做二次校验
SEC_OPTION	SEC_OPTION = "CORRECT_AND_CONTINUE"（默认值） CORRECT_AND_CONTINUE 模式：当检测到 sbit_error 时，ecc 将修复错误 bit，修复后的配置帧将被重新写入到 Configuration Memory，然后从起始地址重新开始 ECC 检测 SEC_OPTION ="HOLD" HOLD 模式：当检测到 sbit_error 时，ecc 将停止校验，直到 ecc 校验发起 SEC_OPTION = "CORRECT_AND_HOLD" CORRECT_AND_HOLD 模式：检测到 sbit_error 时，ecc 将修复错误 bit，修复后的配置帧将被重新写入到 Configuration Memory，然后 ecc 将停止运行直到 ECC 重启被发起
ECCERR_REPORT_EN	ECCERR_REPORT_EN= "DISABLE"（默认值） ECC 错误是否显示在 INITN 管脚上。当 ECCERR_REPORT_EN= "ENABLE"时，当 ECC 错误时，INITN 信号会拉低
ECC_FREQ	ECC 频率配置 PH1A 可配置频率："2MHz"(默认值)，"3MHz"，"5MHz"，"11MHz"。

ECC_ONCE_IP 时序图如下所示：



图 3-5-2 ECC_ONCE_IP 连续运行模式时序图



图 3-5-3 ECC_ONCE_IP 单次运行模式时序图

3.6 PH1A ECC 模块指标

表 3-6-1 PH1A ECC 模块指标

ECC 配置时钟频率（MHz）	ECC 实际时钟频率[1]（MHz）	ECC 单次运行所需周期数[2]	ECC 单次运行时长[3]（ms）
2	2.078	3966550	1908.831
3	3.023	3966550	1312.124
5	5.115	3966550	775.474
11	11.083	3966550	357.895

注：1.ECC 时钟由 PH1A 片内晶振分频得到的实际频率，同时片内晶振的频率准确度变化范围为±20%，此处显示的 ECC 实际时钟频率未考虑片内晶振±20%的变化。

2.ECC 单次运行周期数计算：520（启动周期数）+ MF*111，其中 MF 表示配置帧数量，对于 PH1A 器件其值为 35730；该值会根据配置频率有±50 的变动。

3.±20%时长的计算：以 3MHz 配置频率为例，表格中列出的单次运行时长是 1312.124ms，那么±20%，表示其运行时间范围为：（1312.124ms*(1.0-0.2)）~（1312.124ms*(1.0+0.2)），也就是 1049.6992ms ~ 1574.5488ms。

版本信息

日期	版本	修订记录
2021/6/21	0.1	首次发布中文版
2021/8/24	0.11	更新 3.6 章节 PH1A ECC 模块指标：修正注释中错误信息
2021/10/1	0.12	更新 PH1_LOGIC_ECC_V2 修改“如果 ecc_done_o 拉高后，ecc_enable_n_i 为持续低电平，那么 ecc_done_o 至少持续 6 个 ecc_clk_o 时钟周期”为“如果 ecc_done_o 拉高后，ecc_enable_n_i 为持续低电平，那么 ecc_done_o 至少持续 2 个 ecc_clk_o 时钟周期”
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	统一修订 PH1A400 系列名称为 PH1A 系列
2022/10/24	1.2	1. 更新 3.3 ECC 校验流程章节：增加注释“PH1A 系列器件不支持 ECC 的 continue 模式；” 2. 更新表 3-4-2 PH1_LOGIC_ECC_V2 可选配置项：删除 SEC_OPTION 中 continue 模式； 3. 更新表 3-5-2 ECC ONCE IP 参数说明：删除 SEC_OPTION 中 continue 模式； 4. 更新免责声明描述；
2023/03/23	1.3	1. 删除 3.3 节 ECC 单元工作流程描述中 CONTINUE 模式，更新图 3-3-1； 2. 删除表 3-4-1、表 3-4-2、表 3-5-2 和表 3-6-1 中对 ECC 22MHz 工作频率的描述，更新图 3-5-1

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。